華秋PCB
高靠得住多層板制造商
長期包養華秋SMT
高靠得住一站式PCBA智造商
華秋商城
自營現貨電子元器件商城
PCB Layout
高多層、高密度產物design
鋼網制造
專注高品德鋼網制造
BOM配單
專門研究的一站式采購處理計劃
華秋DFM
一鍵剖析design隱患
華秋認證
認證檢測無可置疑
高條理綜合（High-level Synthesis）簡稱 HLS，指的是將高條理說話描寫的邏輯構造，主動轉換成低抽象級說話描寫的電路模子的經過歷程。所謂的高條理說話，包含 C、C++、SystemC 等，凡是有著較高的抽象度，并且往往不具有時鐘或時序的概念。比擬之下，諸如 Verilog、VHDL、SystemVerilog 等低條理說話，凡是用來描寫時鐘周期準確（cycle-accurate）的存放器傳輸級電路模子，這“小時候，家鄉被洪水淹沒，瘟疫席捲了村子。當我父親病逝無家可歸時，奴隸們不得不選擇出賣自己當奴隸才能生存。”鈣也是以後 ASIC 或 FPGA design最為廣泛應用的電路建模和描寫方式。
但是，HLS 技巧在近十年來取得了大批的追蹤關心和飛速的成長，尤其是在 FPGA 範疇。縱不雅近年來各年夜 FPGA 學術會議，HLS 一向是學術界和產業界研討最集中的範疇之一。究其緣由，重要有以下幾點。
第一，應用更高的抽象條理對電路建模，是集成電路design成長的必定選擇。集成電路隨同摩爾定律成長至今，其復雜性曾經逐步跨越人類可以手工治理的范疇。例如，蘋果 iPhone11 內置的 A13 芯片，就有著約 85 億支晶體管。
但是，依據 NEC 2004 年發布的研討，一個擁有 100 萬邏輯門的芯片design凡是需求編寫 30 萬行 RTL 代碼。是以，完整應用 RTL 級的邏輯抽象design今世芯片是不實際的，并將對design、驗證、集成等各個環節形成宏大的壓力。
比擬之下，應用諸如 C、C++等高層說話對體系建模，可以將代碼密度緊縮 7 到 10 倍，這極年夜的緩解了design復雜度。
第二，高層說話能增進 IP 重用的效力。傳統的基于 RTL 的 IP 往往需求界說固定的架構和接口尺度，在 IP 重用時需求破費大批時光停止體系互聯和接口驗證。比擬之下，高層說話暗藏了這些請求，轉而由 HLS 東西擔任詳細完成。
對于 FPGA 而言，古代 FPGA 里有著“丫頭就是丫頭，你怎麼站在這裡？難道你不想叫醒少爺去我家嗎？”亞當要一起上茶？”出來找茶具泡茶的彩秀看到她，驚大批成熟的 IP 單位，如嵌進式存儲器、算術運算單位、嵌進式處置器，以及比來逐步鼓起的 AI 加快器、片上彀絡體系等等。這些 FPGA IP 有著固定的效能和地位，是以可以被 HLS 東西充足應用，在晉陞 IP 重用效力的同時，簡化綜合算法、進步綜合后電路的機能。
第三，HLS 能輔助軟件和算法工程師介入、甚至主導芯片或 FPGA design。這是由于 HLS 東西能封裝和暗藏硬件的完成細節，從而使軟件和工程師能專注于下層算法的完成。對于硬件工程師而言，HLS 也能輔助他們停止疾速的design迭代，并專注于對機能、面積或功耗敏感的模塊和子體系的優化design。
FPGA 高條理綜合的宿世此生
隨同集成電路的復雜性的飛速增加，芯片design方式學也在不竭演進。早在 FPGA 呈現之前，人們就曾經開端測驗考試解脫依附sd包養人工檢視芯片邦畿的design方式，轉而摸索應用高層說話對電路邏輯停止行動級描寫，并經由過程主動化東西將電路模子轉化為現實的電路design。
在上世紀八九十年月，面向集成電路design的 HLS 東西就曾經是學術界研討的熱門。這此中比擬有代表性的任務，包含卡耐基梅隆年夜學的 CMU-DA（design automation）東西，以及加拿年夜卡爾頓年夜學提出的 force-directed 調劑算法等等。
從此刻看來，這些任務為以後的電路綜合算法打下了基本，并為后來 HLS 研討供給了良多可貴的經歷和鑒戒。但是，這個階段的 HLS 任務在結果轉化方面非常掉敗，并未有用的轉化成產業實行。一個最重要的緣由，就在于“在過錯的時光，趕上了對的人”。
那時正值摩爾定律蓬勃鼓起的時代，集成電路design正在經過的事況史上最年夜的變更。在后端，主動布局布線曾經逐步成為主流；在前端，RTL 綜合也在逐步鼓起。傳統電路design工程師都紛紜開端采用基于 RTL 的電路建模方式，代替傳統的基于道理圖和邦包養條件畿的design，并由此帶來 RTL 綜合東西的飛速成長。比擬之下，這個階段的 HLS 研討往往應用了特別的編程說話，如 CMU-DA 采用的名為“ISPS”的說話，是以很難取得那些正在和 RTL 處于“蜜月期”的工程師們的喜愛。
隨同著一段時光的沉靜，HLS 在 2000 年之后再次開端取得學術界和產包養違法業界的追蹤關心，比擬著名的東西包含 Bluespec 和 AutoPilot 等。主導這一變更的重要緣由是，HLS 東西開端將 C/C++作為重要的目的說話，從而被良多不清楚 RTL 的體系和算法工程師所逐步接收。同時，HLS 東西綜合天生的成果也有了長足提高，在某些利用範疇甚至可以和人工手寫 RTL 近似的機能程度。
此外，FPGA 的逐步鼓起也對 HLS 的成長起到了主要的助推感化。和 ASIC design分歧，FPGA 有著固定命量的片上邏輯資本。是以 HLS 東西不消過度糾結于 ASIC design中面積、機能和功耗的盡對優化，而只需求將design公道的映射到 FPGA 的固定架構上即可。如許，HLS 就成為了在 FPGA 上疾速完成目的算法的盡佳方法。
時至本日，高條理綜合技巧獲得了進一個步驟的成長包養網比較。年夜型 FPGA 公司都發布了各自的 HLS 東西，如賽靈思的 Vivado HLS 和英特爾的 HLS 編譯器、OpenCL SDK 等。在學術界也有諸多結果涌現，如多倫多年夜學的 LegUp 等等。
接上去，老石將以 AutoPilot 這個 HLS 東西為例，簡略先容高條理綜合的重要任務道理。
高條理綜合的重要任務道理
AutoESL 公司的 AutoPilot 東西，可以說是 HLS 範疇最為勝利的學術結果轉化案例。AutoPilot 源自于 UCLA 叢京生傳授主導的 xPilot 項目，從隨后與那時擔任該課題的博士生張志如（現任康奈爾年夜學副傳授）一路開辦了 AutoESL 公司，并在 2011 年被賽靈思收買，成為了之后的 Vivado HLS。
AutoPilot 的任務流程框圖如下圖所示。在包養故事前端，它應用了基于 LLVM 的編譯器架構，可以或許處置可綜合的 ANSI C、C++，以及 OSCI SystemC 等說話編寫的模子。這個名為 llvm-gcc 的前端編譯器會將高層說話模子轉換為中心表達式（IR），并停止一系列針對代碼復雜度、冗余、并行性等方面的代碼優化。然后再依據詳細的硬件平臺，綜合天生 RTL 代包養故事碼、驗證與仿真周遭的狀況，以及必需的時序和布局束縛等。
AutoPilot 的勝利之處在于，它的 HLS 成果在某些利用範疇完勝人工優化 RTL 獲得的成果。例如，在一個無線 MIMO 體系中應用的 Sphere 解碼器 IP 中，AutoPilot 將 4000 行 C 代碼算法勝利綜合到 Virtex5 FPGA 上，運轉在 225MHz，并獲得了競賽靈思 Sphere 解碼器 IP 更少的邏輯資本應用量，見下圖。這個成果放在此刻也令人非常震動，它很好的證實了 HLS 有潛力獲得比 RTL IP 更為傑出的機能。
高條理綜合東西常用的優化方式
傳統的處置器編譯器design凡是只要一個重要目的，那就是盡量晉陞機能。比擬之下，高條理綜合東西需求兼顧斟酌各類電路design的重要目標，如機能、功耗、面積等等，同時也要統籌東西自己的機能，好比占用的資本和運轉時光等。是以，在開闢 HLS 東西時，要額定斟酌和采用更多包養站長的優化方式，而這些優包養網評價化方式也是當今學術界和產業界在 HLS 範疇重點研討的標的目的。總的來說，HLS 東西的主流優化方式有以下幾種。
01
字長剖析和優化
FPGA 的一個最重要特色就是可以應用肆意字長的數據通路和運算。是以，FPGA 的 HLS 東西不需求拘泥于某種固定長度（如罕見的 32 位或 64 位）的表達方法，而可以對design停止全局或部分的字長優化，從而到達機能晉陞和面積縮減的雙重後果。
但是，字長剖析和優化需求 HLS 的應用者看待綜合的算法和數據集有深刻的清楚，這也是限制這種優化方法普遍應用的重要原因之一。
02
輪迴優化
輪迴優化一向是 HLS 優化方式的研討重點和熱門，由於這是將底本次序履行的高層軟件輪迴有用映射到并行履行的硬件架構的重點環節。
輪迴優化的終極目標，就是盡量將輪迴里兩次相鄰的操縱以最小的時延完成，幻想情形下，相鄰的輪迴操縱可以完整并行履行。但是，由于硬件資本的限制，以及更多的是由於輪迴間存在嵌套和依靠關系，很難將輪迴完整睜開。若何優化各類輪迴，以完成最優的硬件構造，就成為了學術界和產業界最為關懷的要點。
一個風行的輪迴優化方式，就是所謂的多面體模子，即 Polyhedral Model。多面體模子的利用很是普遍，在 HLS 里重要被用來將輪迴語句以空間多面體表現（見下圖），然后依據鴻溝束縛和依靠關系，經由過程幾何操縱停止語句調劑，從而完成輪迴的變換。
需求指出的是，多面體模子在 FPGA HLS 里曾經獲得了相當的勝利，良多研討均證實多面體模子可以輔助完成機能和面積的優化，同時也能輔助晉陞 FPGA 片上內存的應用效力。
03
對軟件并行性的支撐
C/C++與 RTL 比擬，一個重要的差別是，前者編寫的法式被design用來在處置器上次序履行，而后者可以經由過程直接例化多個運算單位，完成義務的并行處置。跟著處置器對并行性的慢慢支撐，以及如 GPU 等非處置器芯片的鼓起，C/C++開端逐步引進對并行性的支撐。例如，呈現了 pthreads 和 OpenMP 等多線程并行編程方包養女人式，以及 OpenCL 等針對 GPU 等異構體系停止并行編程的 C 說話擴大。
是以作為 HLS 東西，勢需要增添對這些軟件并行性的支撐。例如，LegUp 就整合了度 pthreads 和 OpenMP 的支撐，從而可以完成義務和數據層面的并行性。
別的，Altera 在被英特爾收買之前就曾經發布了 OpenCL SDK，可以將 OpenCL 停止高條理綜合，并天生 FPGA 電路邏輯與 CPU 代碼兩部門，從而完成 F包養平台PGA 作為硬件加快模塊的疾速開闢。
高條理綜合的成長遠景
HLS 顛末十數年的成長，固然有諸如 AutoPilot、OpenCL SDK 等 FPGA HLS 貿易化勝利的案例呈現，但間隔其完整替換人工 RTL 建模還有很長的路要走。
好比，對于 FPGA 而言，內存瓶頸一向是制約體系機能的主要原因。除片上的各類 BRAM 之外，還有各類片外存儲單位，如 DDR、QDR，以及近年鼓起的 HBM 等等。是以，有用應用片上和片外各類存儲單位一向是 HLS 的研討熱門。
***項目治理/項目治理選項，一向是暗的，無法選擇，是什么緣由呢？***項目治理/項目治理選項，一向是暗的，無法選擇2017-12-21 14:31:57FPGA在高清圖像處置範疇中有哪些利用？FPGA若何在高清圖像處置範疇年夜展雄圖？2021-04-29 06:43:01FPGA高條理綜合HLS之Vitis HLS常識庫簡析主要構成部門，所以我們將重點先容Vitis HLS。LUT 或 SICELUT 或 SICE是組成了 FPGA 的區域。它的多少數字無限，當它用完時，意味著您的design太年夜了！BRAM甜心寶貝包養網 或 Block2022-09-07 15:21:54HLS中RTL無法導出IP核是為什么？就教一下，我在HLS里面要將以下法式天生IP核，C Synthesis曾經做好了，可是在export RTL的時辰一向在運轉int sum_single(int A int B2023-09-28 06:03:53一向在調pmsm無速率的仿真，可是波形老是不合錯誤是為什么？一向在調pmsm無速率的仿真，可是波形老是不合錯誤，轉速甚至是負的。。。用的反電勢積分法。就是今朝能正轉了。可是僅限于空載情形下某個特徵參數下才會呈現正轉，速率一向是且封頂900（能夠是電機參數關系2024-02-06 06:49:24一向是驗證會員啊{:soso__2086323135737920459_2:}怎么一向是驗證會員啊，郵箱也是驗證過的啊！！！桑心~~~~~2012-07-31 10:59:37在vivado中對示例代碼停止仿真，為什么協處置器的nice_req_valid等電子訊號一向是0？在vivado中對示例代碼停止仿真，可是協處置器的nice_req_valid等電子訊號一向是0，請問是什么緣由？2023-08-11 06:37:44在通訊範疇中，FPGA起到什么感化？FPGA有哪些利用？FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基本長進一個步驟成長的產品。它是作為公用集成電路（ASIC）範疇中2018-08-22 09:46:55AD2S80A的BUSY引腳一向是高電平用亞德諾公司的RDC芯片A包養情婦D2S80A采集電機角度，可是芯片的BUSY引腳一向是高電平，求年夜神相助啊2014-12-22 15:32:04AD5934模仿IIC通信，讀出的溫度值為什么一向是個固定值？此刻讀出的溫度值一向是54，手模IC概況溫度沒有變更，猜忌是通信有題目，哪位有效到模仿IIC和AD5934通信嗎？有沒有例程，供給參考下，很是感激！2023-12-22 08:00:41AD6655經由過程DCOA口測出的頻率值一向是75MHz設置裝備擺設存放器的值的話，分頻比會產生變更的。題目是經由過程DCOA口測出的頻率值一向是75MHz，請問是什么緣由？附件ad6655_confi.txt.zip2.0 KB2019-03-06 11:25:37AD7124-4 狀況存放器讀取一向是0xff1,讀取器件ID沒短期包養題目,0x02;2,通道存放器的值,寫出來了,讀出來是對的的.3:就是狀況存放器讀出來一向是0xff,,,,為什么?乞助,急求!2018-08-29 11:10:24AD7190初始化勝利，可是讀出AD值一向是7FFFFF的緣由？AD7190初始化勝利 可是讀出AD值一向是7FFFFF,就教下是什么緣由呢？2023-12-01 14:45:36AD7321的數據轉換輸入一向是高電平，不任務是為什么？AD7321的數據轉換輸入一向是高電平，前四位能正常輸入（通道0和通道1轉換能在前四位表現出來），后12位數據位滿是高電平，讓AD7321任務只需求先寫范圍存放器再寫把持存放器就可以了嗎？能否還需求其他操縱才幹讓AD開端轉換2024-02-26 06:34:40AD7606并口形式運轉時STBY和BUS為低，數據讀取一向是0xff也一向是低電平。數據一向是0xff。請問是什么題目呢？手冊查對時序似乎也對著呢。附件7606.png160.1 KB2019-01-11 14:07:12AD7656輸入為0，busy一向是低電平的緣由？ad7656沒有輸入，busy一向是低電平。有沒有年夜神了解是哪兒出了題目？2023-12-01 06:00:20AD77包養ptt05的DRDY為什么一向是高電平？AD7705的DRDY一向是高電平，一向沒有釀成低電平，上面是我的初始化法式，在while(DRDY_get)語句一向出不往了，求相助了解一下狀況是什么題目，感謝！void init_7705(void2023-12-20 06:45:04AD7705輸入一向是0XFFFF買了個AD7705模塊后，法式對比給的法式寫的，沒啥題目，就是輸入一向是0XFFFF，哪位年夜神求領導啊？跪求，感謝不盡。。。。。。。。。。。2015-03-14 21:15:48AD7916采集不到電壓，SDO輸入一向是低電平，應用STM32平臺依照AD7916規格書內三線無忙碌標志設置時序無法采集到電壓，SDO輸入一向是低電平。請問若何處理驅動？void AD_Read(void){ u8 cnt = 0;ADC_NSS(12021-07-12 16:00:27ADBD包經由過程adb devices號令顯示裝備一向是off甜心寶貝包養網line狀況怎么處理將ADBD包編譯后在板子上運女大生包養俱樂部轉起來了，可是在電腦上銜接usb后，經由過程adb devices號令顯示裝備一向是offline狀況，有人碰著過這種情形該怎么解嗎？adb devicesList of devices attached32021919830108offline2022-08-29 11:50:55ADE7753讀取電壓存放器一向是一個恒定的小值開啟了過零中止和線周期中止，可是沒有過零中止發生，只要周期中止發生，用示波器測了channel2的兩個管腳的波形是周期為20ms的正弦波。而讀取電壓存放器一向是一個恒定的小值，無論有沒有加電壓電子訊號。這是什么題目？等待解答！2019-03-04 10:11:38ADS1110采樣的時辰高8位正常，低8位一向是FFh,怎么回事呀？ADS1110采樣的時辰高8位正常，低8位一向是FFh,怎么回事呀？2011-06-13 07:57:34ADS1211讀數據一向是oxffffff請列位年夜神領導下，我在調試ADS1211時，寫數據包養ptt對的，讀數據一向是oxffffff，我用的單片機SPI口，SCLK上升沿采樣，空閑時低電平,采用外部基準電壓2.5V，有了解緣由的請領導下，在線等！！！2019-05-09 06:32:45DSP讀取AD7606采集的數據時，讀到的數據一向是0xFFFF的緣由?數據采集體系采用兩片AD7606，主把持器用的是德州儀器的F2812，兩片的CONVESTA和CONVESTB連在一路，design的是一上電就硬件復位，沒采用過采樣，轉換開端后，延遲10us，經由過程SPI串行讀取，但不了解什么緣由，讀到的數據一向是0xFFFF,求年夜神領導2023包養網評價-12-20 06:49:54F4以太網設置裝備擺設一向是亂碼F4的以太網初始化，設置裝備擺設IP地址等一些工具，初始化的IP數組，可是調試時一向是亂碼，不了解怎么回事，是不是數據類型不合錯誤啊？這是初始化的一些值，可是調試的時辰這些值很多多少都是亂碼，怎么回事啊？是不是數據類型不合錯誤，仍是其他的緣由？看指導迷津2019-07-01 04:35:43HC-05掃描四周手機的藍牙一向是立馬前往ok比來在做一個藍牙門鎖，需求用HC-05自動掃描四周的藍牙裝備，可是應用HC-05的AT+INQ號令一向是立馬前往ok，并不會前往四周手機藍牙的地址那些，IAC和CLAS都是設置好了的，盼望有相干經歷的同窗可以或許解答一下，萬分感激2019-06-02 21:30:19IIC一向是主機供給時鐘嗎？IIC一向是主機包養金額供給時鐘么2023-10-08 14:25:27KS103H間隔傳感器測的間隔一向是-257mm傳感器測的間隔一向是-257mm是什么緣由？2017-05-17 12:35:46LM339N芯片不論怎么切換一向是亮芯片是LM339N。。 白色是4.55v藍色的是4.97v依據芯片闡明書操縱。引腳1是輸入端2引腳6是反向輸出端2引腳7是同相輸出端2引腳6的電壓年夜于引腳7的話輸入端2相當于接低電位，燈也就亮了。。反之滅。。此刻我不論怎么切換一向是亮的，芯片也換過。求救啊。。。2019-05-10 07:55:01MAX31851前往值一向是0RT 前往值一向是0，是怎么回事？它的時序和18b20一樣，可是就是欠好使2020-03-24 23:58:15MIMO-OFDM體系為什么能成為第四代變動位置通訊範疇研討的熱門和重點？MIMO-OFDM體系為什么能成為第四代變動位置通訊範疇研討的熱門和重點？2021-05-27 06:39:06MRS編譯CH32V103過程ram占用一向是顯示100%是為什么？我是用mrs編譯默許的v103裸機示例，在設置里面增添了-Wl,–print-memory-usage 以打印占用情形，可是似乎顯示有題目ram占用一向是顯示100%2022-05-16 09:15:27PID溫度把持，然后這個以後溫度一向是0，該怎么調？在論壇里面找了個PID溫度把持，然后這個以後溫度一向是0，該怎么調。沒學過LabVIEW完整不了解該怎包養甜心么弄2018-05-07 21:16:51UC2843芯片的反激電源designVFB一向是低電平關于UC2843芯片的反激電源design，在VCC正常與RT/CT有鋸齒波的情形下，COMP腳是一個鋸齒波，但VFB一向是低電平（沒變更，與comp腳分歧步），OUTPUT也一向為低電平，不任務，大師有碰見過嗎？是哪里出了題目？2019-05-20 23:59:38ad7124設置裝備擺設好之后不克不及轉換，status存放器的最高位一向是1的緣由？怎么處置？ 設置裝備擺設完存放器之后，等候RDY為低，然后往讀取數據存放器，發明status位一向是1，硬件確認過沒有題目， 那為什么我status的RDY位一向是1， 我猜想是adc沒有啟動轉換，招致adc2023-12-11 07:05:58ad7124設置裝備擺設好之后不克不及轉換，status存放器的最高位一向是1，請問是什包養意思么緣由？ 設置裝備擺設完存放器之后，等候RDY為低，然后往讀取數據存放器，發明status位一向是1，硬件確認過沒有題目，那為什么我status的RDY位一向是1，我猜想是adc沒有啟動轉換，招致adc數據存放器中2018-08-03 07:27:58bh1750采集的數據一向是54621LX的緣由是什么？我在CC2530zigbee上集成了一個光照傳感器，用的BH1750,用的電路是參照著手冊，和淘寶買來的什物傳感器的材料畫的，為什么我的焊接完以后，采集的數據一向是54621LX,就是這個，也不是全2020-08-03 00:27:06esp8266前往信息一向是Content-Length: 0怎么處理？小白新進手安信可自包養甜心己應用esp8266模塊往辦事器上傳送數據時，前往的包養俱樂部信息一向是Content-Length: 0，請大師幫相助，感謝了！2023-11-06 07:40:35labview中從DAQ停止計數器頻率采集到的頻率為什么一向是0labview中從DAQ停止計數器頻率采集到的頻率為什么一向是02015-06-01 09:59:52watch窗口中右鍵選項一向是灰色的是怎么回事？在watch窗口中右鍵，add global variable。。。選項一向是灰色的，請問是怎么回事？2020-05-07 09:16:28【誤點原子FPGA連載】第一章HLS簡介-領航者ZYNQ之HLS 開闢指南分歧的編譯器，Xilinx Vivado High包養留言板-Level Synthesis（高層綜合，HLS）東西異樣是一種編譯器，只不外它是用來將C或許C++法式安排到FPGA上，而不是安排到傳統的處置器上。在2020-10-10 16:44:42串口輸入變量值一向是0或許一向不變的緣由？串口輸入變量值一向是0或許一向不變。用輸出捕捉試驗改的測距試驗，測距的時光可以正常輸入，可是間隔顛末運算公式之后就一向輸入是0，是咋回事啊。2023-09-27 07:41:20串口輸入變量值一向是0或許一向不變？串口輸入變量值一向是0或許一向不變。用輸出捕捉試驗改的測距試驗，測距的時光可以正常輸入，可是間隔顛末運算公式之后就一向輸入不變，是咋回事啊。2021-02-04 13:00:28為什么AD9958讀存放器函數時，數值一向是FEFEFEFE？請問為什么我AD9958讀存放器函數時為什么讀出來的數值一向是FEFEFEFE[code]u8 AD9958_ReadByte(void){u8 i,dat=0;CS=0;SCLK=0;for (i = 0;i2019-01-15 10:17:18為什么ADE7753 IRQ引腳一向是低電平？段時光內有效功的積聚？ 3.為什么我的IRQ引腳一向是低電平？引腳IRQ沒有高下電平的動搖?怎么應用IRQ啊？我的IRQ引腳是自己當成一個觀眾看戲彷彿與自己無關，完全沒有別的想法。懸空的。 感謝，大師！2023-12-27 07:23:55為什么Altium中u***那兩根線一向是高亮？為啥u***那兩根線一向是高亮2019-07-11 05:35:10為什么DMP姿勢解算最后輸入的角度一向是0？我應用了尺度的void IMUupdate(float gx, float gy, float gz, float ax, float ay, float az) 函數，為什么最后輸入的角度一向是0呢？可是我看了從MPU6050中是可以正常讀取數據的。2019-07-23 04:35:57為什么DSP采集電壓不跟著輸出變更一向是固定值為什么DSP采集電壓不跟著輸出變更一向是固定值，DSP是28335，求一個ileg.vdc模塊的電壓采集法式感謝。2019-09-24 10:12:01為什么PID模塊的輸入一向是0求救啊，我的PID的模塊輸入一向是02018-03-20 14:35:04為什么我新design的STM32電路板復位一向是低電平？我新design的電路板，用的STM32F103RET6的芯片，3.3和5V電源供電都正常，但上電之后下不了法式，丈量發明boot0一向是2.1V擺佈，復位管腳一向是1V擺佈。本來design一款電路，一模一2019-07-17 04:36:13為什么我的PID模塊的輸入一向是0啊求救啊!!!!我的PID的輸入一向是02018-03-20 14:31:18應用Vitis HLS創立屬于本身的IP相干材料分送朋友，我們一向在應用Vivado給我們供給的IP或許應用硬件描寫說話制作 IP 。明天我們將講授若何應用HLS-高等綜合說話來創立屬于我們本身的IP。我們將應用的東西稱為Vitis HLS，此后稱為 HLS2022-09-09 16:45:27若何應用FPGA完成Laplacian圖像邊沿檢測器的研討？圖形處置範疇，圖像處置的速率一向是一個很難衝破的design瓶頸。這里經由過程研討圖像邊沿檢測器的FPGA完成，來切磋若何應用FPGA完成Laplacian圖像邊沿檢測器的研討？2019-07-31 06:38:07進修野火的庫函數文件，成果一向是#elif報錯的緣由？進修野火的庫函數文件，成果一向是#elif報錯是什么緣由？2023-10-10 06:09:46異步電機軟起動仿真研討;_blank ww2.tabobo/soft/20/233/2008/326037617601.html/a摘 要在古代產業把持範疇中，異步電機的起動把持一向是個很是主要的研討課題。由于直接起動時普通會發生數倍于額外電流的沖擊電流，不只對電網形成不良影…2021-09-06 07:00:08怎么在Vivado HLS中天生IP核？我的目的是完成一個給定的C算法是一個FPGA。所以，我比來獲得了一個Zedboard，目的是完成該算法是PL部門（幻想情形下PS中的頂級內在的事務）。我在FPGA範疇和編寫VHDL / Verilog方面2020-03-24 08:37:03無線通信在產業主動化把持範疇中的利用中間。對于如許的監測站點，數據的采集和傳輸一向是困擾用戶的一個困難。選用自立研發的產業級無線通信裝備，支撐甜心花園MODBUS和公有協定兩種，并支撐點對點，點對多點的無線數據通信方法，具有收發一體、平安隔離2014-07-02 11:42:30有沒有哪位一向在IAR下應用RTT并正常任務的我們一向是用的IAR編譯器，記得開熊師長教師說過RTT推舉KEIL，IAR兼容性差。那么有沒有哪位一向在IAR下應用RTT，并正常任務的？用慣l了IAR,調換編譯器挺費事的。2022-04-20 11:31:08有誰了解為什么AD7712的DRDY引腳一向是高電平嗎？有誰了解為什么AD7712的DRDY引腳一向是高電平嗎？它不是一上電就一女大生包養俱樂部向任務即便沒有包養網站輸出，它的DRDY引腳應當會周期性的變為低電平啊？一向是高電平也就沒稀有據輸入了。2023-12-13 07:41:21乞助Allegro 16.5軟件裝置包養軟體后add line一向是灰色的，無法應用！ 本帖最后由 清華2030 于 2014-12-16 11:23 編纂 新裝置的Allegro 16.5軟件的add line一向是灰色的，非論怎么調劑都是灰色的，不克不及畫邊框！不了解為什么！2014-12-16 10:55:03求解XD7位對應的GPIO口采集的數據一向包養軟體是0在用XINTF接口讀取內部數據時，發明XD7位對應的GPIO口采集的數據一向是0，想著應當是板子的題目，請問我可以怎么調劑呢？2022-06-01 17:54:31用AD7920停止AD變換，AD的輸入一向是零的緣由？一向是零。上面是FPGA輸入的片選CS電子訊號，和時鐘電子訊號，時鐘電子訊號頻率為97KHz，采樣頻率為500Hz。 圖1 片選電子訊號與時鐘電子訊號，3個周期
圖1 片選電子訊號與輸入電子訊號，1個周期 2023-12-21 06:37:20用multisim模仿同相縮小電路，為什么輸入不會縮小，一向是700mv我用multisim模仿同向相縮小電路，輸出1v的直流電子訊號，為什么用示波器在輸入端檢測不會縮小輸出電子訊號，一向是700mv？2023-10-24 15:47:05用的是研華板卡1713為什么我采集到的數據一向是0？我用的是研華板卡1713，運轉法式發明從maivoltagein這個函數節點開端采集的數據就一向是0，感到不像是法式出了題目，有哪位用過研華板卡的年夜神供給一些經歷，萬分感激！急！！！2018-09-03 20:37:08法式grab運轉一段時光后，且buffernumber一向是4294967294，可是相機在max下可以應用，`法式grab運轉一段時光后，且buffernumber一向是4294967294，可是相機在max下可以應用，`2016-11-22 14:42:22筆記本電池充電一向是0%緣由有哪些公司的辦公電腦，估量是轉手租用好幾年了截圖：處理措施：筆記本電池充電一向是0%緣由能夠如下：1.筆記本電池破壞，好比電池老化，不存儲電量了，呈現無法充電景象。處理方式：調換筆記本電池就可以了。2.筆記本充電器題目形成無法充電。處理方式：調換筆記本充電器就可以了。…2021-12-27 06:00:04自制FPGA板子，xilinx的主控init_b一向是低電平自制FPGA板子，采用的是xilinx的XC6SLX4系列作主控，可是init_b一向是低電平，在測試時電壓全在上拉電阻上，上電時init_b與地短路，斷電時沒有題目init_b與地之間是開路的2018-04-15 16:23:27請問AD7705的DRDY為什么一向是高電平？AD7705的DRDY一向是高電平，一向沒有釀成低電平，上面是我的初始化法式，在while(DRDY_get)語句一向出不往了，求相助了解一下狀況是什么題目，感謝！void init_7705(void2018-09-30 1“你怎麼這麼不喜歡你媽媽的聯絡方式？”裴母疑惑的問兒子。4:25:03請問CCS拷貝法式一向是unresolved symbols remain是什么題目？今朝在應用TI M4進修，用CCS編譯。對工程設置裝備擺設方面不是很清楚，破費的時光多但都沒怎么處理，所以每次都是在Tiva給的例子工程下馬做一些修正。可是這兩天拷貝法式的時辰一向是unresolved2018-08-14 06:32:37請問ESM使能中止后讀取存放器的值為什么一向是0呢？您好，我在HALCoGen中設置了ESM中止使能，如圖所示。可是，我在主函數中讀取ESM狀況存放器的值為什么一向是0呢？（曾經觸發了一個ESM過錯）如下圖所示。並且監督窗口中ESM存放器的值也是0。2018-08-13 06:33:17請問F28069 XRS腳一向是低電平是什么緣由？請求了一片28069 ，上電后，XRS腳一向是低電平。直接個4.7K的上拉到XRS ，仍是低電平！怎么前提下會呈現這個狀態？仍是芯片壞了？感謝2018-10-29 11:47:22請問FOC套件為什么一向是motor profilerFOC套件為什么一向是motor profiler沒有銜接板子？？？？？，，，似乎是連不上2018-11-20 08:48:24請問GPRS模塊SIM-800C PWRKEY引腳一向是低電平不會有題目嗎？原子的GPRS模塊SIM-800C，PWRKEY引腳一向是低電平，不會有題目嗎？2019-05-09 04:54:20請問ad7760讀出的數據一向是0是什么緣由？您好，我用ADI的ad7760評價板，寫進存放器2和存放器1之后，檢測RDRY的降落沿，然后讀出數據，可是讀掏出的數一向是0，哪位年夜神了解緣由呢？我用chipscope抓數據，發明在寫存放器2和1的時辰，會呈現RDRY的降落沿，可是我沒有對其停止處置，如許是可以的嗎？2018-08-14 07:14:16請問下1602液晶模塊的軟件部門哪里有題目，為什么RS一向是低電平，RW和E電子訊號一向是高電平請高手相助看下 這個軟件哪里有題目 為什么仿真時屏一向沒顯示，RS一向是低電平，RW和E電子訊號一向是高電平.這個硬件電路是對的由於我用其他軟件仿真是可以正常顯示的，此刻斷定是軟件有題目，但不了解題目出在哪里，求高手相助2017-09-04 10:23:46請問為什么AD7712的DRDY引腳一向是高電平有誰了解為什么AD7712的DRDY引腳一向是高電平嗎？它不是一上電就一向任務即便沒有輸出，它的DRDY引腳應當會周期性的變為低電平啊？一向是高電平也就沒稀有據輸入了。2019-01-17 13:24:11請問為什么我一向是“未驗證用戶”，我的郵箱里面沒有收到過驗證郵件請問為什么我一向是“未驗證用戶”，我的郵箱里面沒有收到過驗證郵件2015-09-22 12:51:10調試ADE7880的SPI通訊，為什么讀取存放器的值一向是0XFF？列位好： 我此刻正在調試ADE7880的SPI通訊，發明讀取存放器的值一向是0XFF。經由過程示波器抓取ADE7880的SPI引腳，發明只需給ADE7880供3.3V(無論是VDD或許REST輸出2023-12-26 06:56:39調試ADIS16405數據采集一向是亂碼你好。我比來在調試ADIS16405，經由過程FPGA模仿SPI協定，與慣組停止通訊，之前FPGA法式有題目，數據采集一向是亂碼，產物ID也讀不合錯誤，放到其別人做的一個用單片機跟ADIS16405通訊并且2018-09-27 11:44:31達林頓的輸入和TTL電平一向是一個狀況的輸入這是怎么回事？輸出端是3.3V TTL高下電平，按事理達林頓的輸入應當和TTL相反的電平，可以我檢討了一向是一個狀況的輸入這是怎么回事？還有就是后真個PMOS一向處于導通狀況的，這是為什么2019-06-26 00:13:14數字成像範疇中基于FPGA“你想說什麼？”藍沐不耐煩的問道。為什麼晚上睡不著，心痛難忍，誰能不說呢？就算他說的真好，那又如何？能比得上為的圖像電子防抖技巧的研討與完成數字成像範疇中基于FPGA的圖像電子防抖技巧的研討與完成2016-09-17 07:27:00
10FPGA并行編程:基于HLS技巧優化硬件des包養dcardign作為集成電路design範疇現場可編程門陣列 (FPGA) 技巧的發明者之一，賽靈思一向積極推行高條理綜合 (HLS) 技巧，經由過程這種可以或許解讀所需行動的主動化design流程打造出可完成此類行動的硬件。賽靈思方才發布了一本專著，清楚先容了若何應用 HLS 技巧來創立優化的硬件design。2018-11-10 11:01:05
2750FPGA基本之HLS1、HLS簡介 HLS(High-Level Synthesis)高層綜合，就是將 C/C++的效能用 RTL 來完成，將 FPGA 的組件在一個軟件周遭的狀況中來開闢，這個模塊的效能驗證在軟件周遭的狀況2022-12-02 12:30:022570FPGA——HLS簡介HLS (high-level synthesis)稱為高等綜合, 它的重要效能是用 C/C++為 FPGA開闢 算法。這將晉陞FPGA 算法開闢的生孩子力。 Xilinx 最新的HLS2023-01-15 12:10:042968
已所有的加載完成
發佈留言